日経エレクトロニクス 1998/11/16号

新製品ニュース
入出力端子間の伝搬遅延時間が3.5nsと短い Complex PLD,マクロ・セル数は32

 米Lattice Semiconductor Corp.は,入出力端子間の伝搬遅延時間が3.5nsと短いComplex PLD「ispLSI2032E−200LT48」を発売した。マクロ・セル数は32。チップの最大動作周波数は200MHzが可能という。同社従来品は入出力端子間の伝搬遅延時間が5nsだった。高速な処理が必要なPCIバスやシンクロナスDRAM向けのコントローラなどに使える。 標準ゲート数は1000ゲート。(78ページ掲載記事から抜粋) *テキスト版記事の文字数:602文字

この記事をオンラインで読む
買い物カゴに入れる108円
買い物カゴに入れる(読者特価)54円
 特価が表示されない場合は下の (※)をご覧ください
この雑誌を購入する
お得な定期購読 (手続き画面へ移動します)

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に登場する企業】
米ラティス・セミコンダクター社
update:18/08/07