日経エレクトロニクス 1999/01/04号

新製品ニュース
論理シミュレータと組み合わせて使う, 疑似モデル・チェッキング・ツール

 米Verisity Design,Inc.は,同社のEDAツール「Specman」を「Specman Elite」にバージョン・アップした(http://www.verisity.com/html/default_specmanelite.html)。どちらも,VHDLシミュレータやVerilog−HDLシミュレータといった論理シミュレータと組み合わせて使うことによって,疑似的なモデル・チェッキング・ツール(フォーマル・ベリフィアの一つ)として機能す…(69ページ掲載記事から抜粋) *テキスト版記事の文字数:744文字

この記事をオンラインで読む
買い物カゴに入れる108円
買い物カゴに入れる(読者特価)54円
 特価が表示されない場合は下の (※)をご覧ください
この雑誌を購入する
お得な定期購読 (手続き画面へ移動します)

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に登場する企業】
T/Y DESIGN
米ベリシティ社
update:18/08/07