日経エレクトロニクス 1999/01/04号

技術速報
強誘電体メモリの低コスト化をねらう新セル構造を NECが開発,Al配線層の上にキャパシタ素子を形成

 NECは,強誘電体メモリの低コスト化をねらって新しいメモリ・セル構造を開発した。(K.Amanumaほか,1998 international Electron Device meeting(iedm),講演番号13.5,Dec.1998)。強誘電体で作成するキャパシタ素子をAl配線層の上に設ける構造である。従来はまずキャパシタ素子を形成し,その上にAl配線層を積んだ。(20ページ掲載記事から抜粋) *テキスト版記事の文字数:669文字

この記事をオンラインで読む
買い物カゴに入れる108円
買い物カゴに入れる(読者特価)54円
 特価が表示されない場合は下の (※)をご覧ください
この雑誌を購入する
お得な定期購読 (手続き画面へ移動します)

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > CPU・LSI製品・技術 > メモリー
エレクトロニクス > CPU・LSI製品・技術 > その他(CPU・LSI製品・技術)
【記事に登場する企業】
NEC
update:18/08/07