日経エレクトロニクス 2001/01/29号

ニュース・レポート
実装面積を搭載する チップの面積以下に
東芝が3次元実装技術を実用化へ

複数枚のLSIを一つのパッケージ内に積層して,封止する技術を東芝が開発した。2001年夏には,4枚のチップを積層し,約1mm厚のパッケージに封止したフラッシュ・メモリとDRAMの量産を開始する。 東芝が開発したのは「System Block Module(SBM)」と呼ぶ3次元実装技術である。(29ページ掲載記事から抜粋) *テキスト版記事の文字数:1569文字

この記事をオンラインで読む
買い物カゴに入れる108円
買い物カゴに入れる(読者特価)54円
 特価が表示されない場合は下の (※)をご覧ください
この雑誌を購入する
お得な定期購読 (手続き画面へ移動します)

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > CPU・LSI製品・技術 > IC・LSI
【記事に登場する企業】
東芝
update:18/08/02