日経エレクトロニクス 2001/06/04号

技術速報
米AMD社と富士通,多値技術を用いたフラッシュEEPROMを 共同開発,2F2(Fは最小加工寸法)と最小のセル面積を実現

 米AMD,Inc.と富士通は,フラッシュEEPROMのコストを半減するメモリ・セル技術「Mirror Bit Architecture」を共同開発した。セル内の物理的に異なる二つの位置に1ビットずつデータを格納する,いわゆる2ビット/セルの多値技術を用いる。セルの構造は,イスラエルSaifun Semiconductors Ltd.の「NROM」に酷似する(本誌2001年5月21日号のp.31に関連記事あり)。(25ページ掲載記事から抜粋) *テキスト版記事の文字数:697文字

この記事をオンラインで読む
買い物カゴに入れる108円
買い物カゴに入れる(読者特価)54円
 特価が表示されない場合は下の (※)をご覧ください
この雑誌を購入する
お得な定期購読 (手続き画面へ移動します)

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > CPU・LSI製品・技術 > メモリー
【記事に登場する企業】
米AMD社
イスラエル・サイフン・セミコンダクターズ社
富士通
update:18/08/02