日経エレクトロニクス 2000/05/22号

新製品ニュース
FPGAの設計変更があった個所だけ 再合成/再レイアウトするEDAツール

 米Xilinx,Inc.は,FPGAの設計変更時に,当該個所だけ論理合成とレイアウト設計をやり直す機能「Block Level Incremental Synthesis(BLIS)」を,米Synopsys, Inc.と共同開発した。これまでは設計変更があると,基本的にチップ全体に対して,もう一度論理合成ツールとレイアウト設計ツールを稼働させる必要があった。(76ページ掲載記事から抜粋) *テキスト版記事の文字数:784文字

この記事をオンラインで読む
買い物カゴに入れる110円
買い物カゴに入れる(読者特価)55円
 特価が表示されない場合は下の (※)をご覧ください
この雑誌を購入する
お得な定期購読 (手続き画面へ移動します)

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > エレクトロニクス設計・製造 > 設計(エレクトロニクス)
【記事に登場する企業】
米ザイリンクス社
米シノプシス社
update:19/09/26