日経マイクロデバイス 2001/07号

技術レター[LSI製造&LSI設計]
通信・アナログ技術に 発表が相次いだ 「VLSI Circuits」

 6月14日〜16日に京都で開かれた「2001 Symposium on VLSI Circuits」では,通信やアナログ技術に関する発表が各セッションで相次いだ。 PLL(phase—locked loop)関連では,位相雑音の削減がカギになっていることが明らかになった。米University of California, Los Angels校が0.25μmCMOS技術を使ったBluetooth向けPLLを発表した。(31ページ掲載記事から抜粋) *テキスト版記事の文字数:928文字

この記事をオンラインで読む
買い物カゴに入れる110円
買い物カゴに入れる(読者特価)55円
 特価が表示されない場合は下の (※)をご覧ください

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に登場する企業】
米カリフォルニア大学
update:19/09/26