日経マイクロデバイス 2004/02号

Special Feature 囲み
カギは小規模な回路ブロック 設計生産性を約10倍改善

 FabrixのRapidPlannerは,例えば400万ゲート程度のチップのネット・リストを投入して2時間弱で同チップを解析し,「レポート」を出力する。このレポートは,所望のタイミング・性能やチップ面積,その他の条件を満たす上で,問題になりそうな制約条件や論理を指摘する。これには,フォールス・パスやマルチサイクル・パスの可能性も含まれる。(54ページ掲載記事から抜粋) *テキスト版記事の文字数:1000文字

この記事をオンラインで読む
買い物カゴに入れる110円
買い物カゴに入れる(読者特価)55円
 特価が表示されない場合は下の (※)をご覧ください

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > エレクトロニクス設計・製造 > 設計(エレクトロニクス)
update:19/09/26