日経マイクロデバイス 2004/02号

Inside Logic
SOITEC● 張り合わせ法でひずみSiと組み合わせ

 われわれは基板張り合わせによるSOI(silicon on insulator)技術である「スマートカット」プロセスを実用化している。Si薄膜層を支持基板に転写する。薄膜層の厚さは,H,He,Arなどのイオン打ち込みで形成するはく離層の深さによって決まる。薄膜層の転写後,はく離表面は,研磨,熱処理を経て,通常のSiウエーハと同等の品質になる(図15)。(66〜67ページ掲載記事から抜粋) *テキスト版記事の文字数:2238文字

この記事をオンラインで読む
買い物カゴに入れる165円
買い物カゴに入れる(読者特価)83円
 特価が表示されない場合は下の (※)をご覧ください

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > CPU・LSI製品・技術 > 素材(半導体関連)
エレクトロニクス > エレクトロニクス設計・製造 > エレクトロニクス製造技術・装置
ビズボードスペシャル > 素材 > 素材(半導体関連)
【記事に登場する企業】
仏ソイテック社
update:19/09/26