日経マイクロデバイス 2004/04号

Report[Logic]
世界最小セルのメモリー技術 13.9GHz動作のPLLに注目
「VLSIシンポ」プレビュー

 デバイス技術は「45nm(hp65)プロセスと高集積メモリー」,回路技術は「90nm(hp130)LSIと高速インタフェース」。これらが,6月15〜19日に米国ハワイで開かれるLSI技術の国際会議「2004 Symposia on VLSI Technology and Circuits」を読み解くキーワードになる。(105ページ掲載記事から抜粋) *テキスト版記事の文字数:1709文字

この記事をオンラインで読む
買い物カゴに入れる110円
買い物カゴに入れる(読者特価)55円
 特価が表示されない場合は下の (※)をご覧ください

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > CPU・LSI製品・技術 > メモリー
update:19/09/26