日経マイクロデバイス 2004/07号

Inside Logic
電源電圧の新たなスケーリング則を提案 5世代先まで高速化と低電力化を両立

 65nmノード(hp90)以降のMOS FETの電源電圧を世代ごとに低下させるスケーリングの新たな指針を作成した(図5)1)。従来のスケーリングでは,高速化と低消費電力化を両立し続けることに限界が生じてきたためである。 新たに提案するスケーリング則は,MOS FETを,高速動作のHバージョンと低速動作のLバージョンの2種類に分ける。(56〜62ページ掲載記事から抜粋) *テキスト版記事の文字数:7421文字

この記事をオンラインで読む
買い物カゴに入れる440円
買い物カゴに入れる(読者特価)220円
 特価が表示されない場合は下の (※)をご覧ください

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > CPU・LSI製品・技術 > IC・LSI
エレクトロニクス > エレクトロニクス設計・製造 > エレクトロニクス製造技術・装置
update:19/09/26