日経マイクロデバイス 2004/07号

Report[Logic]
次世代low—k膜の 課題解決狙う技術が続出
「2004 IITC」に見る65/45nm配線

 65nm(hp90)〜45nm(hp65)ノード向けに開発が進んでいる低誘電率(low—k)膜の課題解決に向けた技術が続出している。一般に65nmノード以降では,配線の実効的な比誘電率は3以下にする必要があり,low—k膜自体の比誘電率は2.5以下にすることが求められる(図1)。そのための最有力候補は,量産で使われているSiOC系low—k膜を多孔質化(ポーラス化)する手法である。(96〜97ページ掲載記事から抜粋) *テキスト版記事の文字数:3375文字

この記事をオンラインで読む
買い物カゴに入れる165円
買い物カゴに入れる(読者特価)83円
 特価が表示されない場合は下の (※)をご覧ください

(※) 「読者特価」でご購入の際、日経IDに未ログインの場合は途中で通常価格が表示されることがあります。ご購入画面をそのまま進んでいただき、「次へ(お客様情報の入力へ)」のボタン押下後に表示されるログイン画面で日経IDをご入力ください。特価適用IDであれば、表示が特価に変わります。

関連カテゴリ・企業名
【記事に含まれる分類カテゴリ】
エレクトロニクス > エレクトロニクス設計・製造 > エレクトロニクス製造技術・装置
update:19/09/26